 |
 |
 |
 |
 |
 |
 |
 |
| ここでは、Verilog-HDL記述の感じを知るために「Module」で使用したハーフアダーの記述をもっと細分化して説明していきます。
〔例：ハーフアダー〕 モジュール モジュール名：HALH_ADDER（ポート・リスト）； （ポート・リスト）には外部とのI／F信号を記述します。 入力宣言 信号名 input A； //入力A input B； //入力B 出力宣言 信号名 output S； //出力S output CO； //出力CO ネット宣言 信号名 wire C,D； //内部信号 宣言終了後、回路記述を行います。 assign C ＝ A│B； assign D ＝ ~（A＆B）； assign CO ＝ ~D； assign S ＝ C＆D； assign文は簡単な組合せ回路を記述する時に用いられ「継続的代入」を示します。 回路で言えば、接続され常に駆動されている状態です。 endmodule |
 |
|
|
|
|
|
|
|
|